点击图片查看原图
通俗地说，台积电的3nm是台积电N3、N3E、N3P等工艺的集合，三星的3nm是3GAE和3GAP的集合。它也是3nm。台积电和三星的工艺在能效和晶体管方面差别很大。
这件事始于1980年代。那时的芯片结构尺寸比较大，工艺难度远没有今天那么大。每一代技术都是上一代的等比例缩小版，晶体管的每一个尺寸都按比例缩小。
各个晶圆厂也采用了既定的规则——选择晶体管上最小的物理尺寸（Gategatelength）作为标记，例如350nm工艺意味着晶体管栅极的长度为350nm（如下图）。
在那个时代，芯片的性能从“Xnm”这个名字就可以直观地体现出来。
每一代晶体管的长宽都是上一代的0.7倍（长0.7*宽0.7=0.49），即单个晶体管的面积缩小到原来的0.5倍，印证了摩尔定律.晶体管密度翻倍的描述也说明了为什么制程技术会被命名为“28nm”、“14nm”这样的数字。
但随着制程技术的演进，制程越来越复杂，晶体管已经无法按比例缩小，芯片上的物理尺寸与命名无关，“Xnm”命名法已经失去了它的意义。技术意义。比如在250nm工艺上，应该是250nm的栅长变成了190nm。
从性能上看，三星3nm（3GAE）工艺的晶体管密度只有1.7亿个/平方毫米，远低于台积电N3的2.9亿个/平方毫米，仅相当于台积电的N5和英特尔的7nm工艺。，而摩尔定律的活跃用户英特尔，预计晶体管密度为5.2亿个/平方毫米，理想与现实差距可见一斑。
台积电、三星、IBM、英特尔各节点晶体管密度对比，来源：Digitimes
所以三星和台积电这两个3nm工艺，除了名字相似之外，本质上不是一回事，而且三星的3nm比想象中要低很多，这与GAAFET的新型晶体管结构密切相关，看起来很先进，但更多的是华而不实，这也可以解释之前的问题。同样是3nm，为什么台积电是一线客户，而三星只接到矿机芯片订单。
02
什么是GAAFET以及如何延续摩尔定律？
GAAFET，全称是SurroundingGateFieldEffectTransistor，被认为是“延续摩尔定律的关键技术”和“晶体管结构的终极形态”。不过这个东西具体是什么东西，后面我会详细讨论科学，先从GAA技术的由来说起。
环绕栅FET的概念图。资料来源：英特尔
三星早在2000年就开始正式立项研发GAA技术。那一年，它联合IBM和GlobalFoundries投入大量人力和资金，攻克新一代晶体管技术。
近20年来，已有3家公司发表论文并申请专利。2017年，IBM首次成功交付GAAFET晶圆。迄今为止，这3家公司已申请相关专利1000多项，占全球总数的36%以上。
2022年7月25日，三星举办3nm芯片产品纪念活动，邀请250余家合作伙伴共同见证新一代晶体管结构（GAAFET）芯片的问世，足见其正在远离台积电等竞争对手.
与之前使用FinFET的芯片相比，新产品采用了GAA技术，芯片面积更小，功耗更低，性能得到提升，具有重大的技术意义。三星电子的代工部门当天表示，将以创新技术登顶世界最高峰。
三星之所以在20年前布局GAAFET，提前预测摩尔定律并做出回应，确实非常具有战略意义，但为了赶超台积电，它会在2020年全面投入GAAFET，旨在超越台积电2nm节点，但弯道超车不是一朝一夕的事。
如前所述，三星基于GAAFET的3GAE工艺产品的晶体管密度仅处于台积电N5的水平，因此刚刚抢到了新一代晶体管结构应用的第一名（台积电目前计划在2nm节点引入GAAFET），以牺牲晶体管密度为代价，如果不这样做，良率将得不到保证，从而带来交货延迟的问题，这也可以理解为三星“伪3nm”的由来”。
上图是晶体管从左到右的演变过程（22nm以上使用PlanarFET，22~3nm使用FinFET，3nm以下使用GAAFET）。紫色部分是闸门，类似于阀门。漏极（栅极前后的白色部分，图中绿线）与栅极接触面的周长。周长越长，门控能力越强。如果门控能力不足，大量的自由电子会通过，宏观表现为无意义的发热。
GAAFET结构大大增强了栅极控制能力，让晶体管继续缩小而不漏电，这也是摩尔定律持续有效的关键。
GAAFET结构虽然不错，但即使三星加入IBM和GlobalFoundries也很难掌握。在GAAFET的基础上进行迭代更是难上加难！